2025年5月23-25日，由IEEE、武汉理工大学、电子科技大学联合主办的IEEE第十四届通信、电路与系统国际会议（ICCCAS 2025）在武汉隆重举行，来自中国、日本、加拿大、韩国、马来西亚、等国家和地区高校及科研机构的170位学者和研究人员参加了此次会议。
硅芯科技创始人赵毅博士作为特邀报告嘉宾，在“3D集成电路与先进封装技术”分会场发表专题报告，与众多权威专家学者和知名企业代表共瞰高性能集成电路设计的未来发展。
本次会议为期三天，除主旨报告外，还设有12场特邀报告、11个线下分会。与会的专家学者们各自展示了其最新的研究成果和技术进展，来自北京大学、复旦大学、武汉大学、上海科技大学等高校的多位专家教授作为报告者，围绕3D IC与先进封装技术展开深入研讨。
在题为《针对先进封装的2.5D/3D IC EDA探讨——后端物理设计仿真验证统一平台》的演讲中，赵毅博士深度解析了先进工艺节点下数字后端设计的核心挑战，并分享硅芯科技在2.5D/3D堆叠芯片设计领域的技术转化与产业化成果。
2.5D/3D Chiplet技术正推动集成电路产业跨越后摩尔时代发展瓶颈。2.5D封装通过硅中介层实现多芯片平面集成，而3D封装则采用TSV技术实现芯片垂直堆叠，二者协同开辟出晶体管密度提升的新维度。
Chiplet的3D堆叠代表最先进的集成方法，这种“分解-重构”范式不仅突破单芯片工艺极限，更通过异构集成将分立的计算、存储、传感等不同功能模块有机融合，在AI、HPC等领域展现出显著优势。
然而，三维异构集成对EDA工具链提出全新挑战：
1.传统单芯片设计流程难以满足多维度协同需求，缺乏从架构规划到热力仿真的全流程解决方案。
2.系统级协同设计需打通芯片-封装-系统的多物理场耦合仿真，这对跨层级电磁场建模与功耗分析提出更高要求。
3.稳定供应链要求EDA工具深度嵌入制造know-how，建立从工艺参数到设计规则的智能映射系统。
4.封装过程的微凸点、混合键合技术对建模提出挑战，需构建力-磁-热多物理场耦合模型以应对对准误差与热分布不均引发的失效风险。
“三维集成不是简单的物理堆砌，而是从架构到验证的系统级创新。”赵毅博士强调。
作为国内少数具备2.5D/3D堆叠芯片后端设计全流程能力的EDA企业，硅芯科技依托3Sheng Integration Platform堆叠芯片EDA平台构建起核心技术壁垒。该平台以“架构-测试设计-物理设计-协同仿真-验证”五引擎为核心，通过三维协同设计架构（芯粒-中介层-封装）与多目标协同优化体系（性能-成本-可测试性）的深度融合，打通Chiplet设计从架构规划到物理实现的全流程闭环。
TOP
扫一扫关注微信