CCF Chip | AI+3D IC EDA“双轮驱动”，构筑先进封装产教融合新生态

在 CCF Chip 大会主论坛上，硅芯科技创始人兼 CEO 赵毅博士从三个维度拆解了“真3D IC”的设计挑战与破局之道：

真3D IC的设计挑战：远不止"堆叠"那么简单

算力竞争已从晶体管级延伸至系统级。3D IC绝非裸片的简单物理堆叠，而是需要实现跨层级的深度耦合。从架构规划、物理实现到封装工艺，必须形成全链条联动。任一环节的短板都可能导致性能折损甚至设计失效，这对传统EDA工具与设计方法提出了全方位挑战。

破解3D IC设计难题：以STCO构建全链路协同体系

在3D IC设计过程中，不仅要考虑传统的布局布线、时序收敛，还需将TSV（硅通孔）密度规划、混合键合工艺约束、热管理及信号完整性跨层耦合等封装因素深度融入设计流程。赵毅博士强调，3D IC EDA是连接“设计”与“工艺”的核心纽带，旨在实现从架构到实现、从芯片到封装、从工具到场景的先进封装全链路协同闭环。

重构3D IC设计范式：Chips Z 驱动系统协同设计

基于上述理念，硅芯科技推出AI智能体 Chips Z——一款联合多方先进封装工艺、覆盖各类设计应用场景的 AI+3D IC EDA 工具链。该系统围绕芯粒布局、互连方案、功耗与热约束等核心参数开展智能分析与多目标寻优，系统性地呈现跨层级协同设计能力，推动先进封装 EDA 从传统"工具辅助"向全流程"智能协同"升级，为 3D IC 高效落地提供关键技术支撑。

次日的人工智能专题论坛上，高级产品研发工程师吴明辉围绕AI赋能2.5D/3D先进封装EDA设计的最新进展进行分享，进一步分享了Chips Z智能体在面向多种先进封装、异质异构集成的设计应用场景时的创新应用，展现了AI与EDA深度融合的广阔前景。

02

产教深度融合：共探AI时代下2.5D/3D先进封装新路径

19日下午，由硅芯科技主办的“AI时代下2.5D/3D先进封装协同创新与生态发展论坛”成功召开。作为CCF Chip

本次论坛在硅芯科技创始人赵毅博士的致辞中正式拉开帷幕，他首先向莅临现场的各位来宾致以诚挚问候与衷心感谢，并指出，AI浪潮下芯片算力的突破高度依赖2.5D/3D先进封装，而规模化应用的关键在于跨层级、跨环节的深度协同。

随后发言的中国科学技术大学教授林福江则以建模思维为切入点，结合传统思维逻辑解读技术创新路径，肯定本次论坛的平台价值，指出 2.5D/3D 先进封装是产业技术交汇的核心方向。他倡议高校、科研院所与企业深化协同，共同打造具备自主创新能力的先进封装技术体系与产业生态。

致辞环节后，来自高校、科研院所与产业界的专家学者依次登台，围绕技术前沿与产业实践展开深度分享。

• 异构集成驱动3D MENS与3D IC创新发展

华润微电子有限公司高级工程师金文超指出，先进制程向3nm以下推进过程中，研发制造成本陡增，先进封装与异构集成已成为行业共识。

通过三维堆叠拓展空间，可优化芯片PPA（性能、功耗、面积）。当前3D IC已形成Chiplet提升良率、HBM/HBF突破存储带宽、存算一体搭配类脑架构降低端侧功耗三大技术方向。华润微首创MEMS Stacking异构键合工艺，突破传统MEMS多层空腔结构局限，实现MEMS麦克风、电容式压力传感器等产品的性能突破与国产替代。整体来看，异构集成正重塑产业生态，为高端算力与端侧AIoT、传统MEMS器件带来全新增长空间。

• AI赋能端到端3D IC STCO协同设计创新

后摩尔时代先进封装正推动芯片设计从单芯片 DTCO 向多芯粒 STCO 系统技术协同优化范式升级，2.5D 与 3D 堆叠在工具链、设计逻辑上存在本质差异，算力堆叠、数模射频混合、同构拆分等不同场景均需适配差异化的 EDA 算法与流程。

硅芯科技创始人兼 CEO 赵毅博士系统阐述了STCO（系统技术协同优化）全链路设计体系，覆盖架构探索、多芯粒规划、物理实现及多物理场仿真。他强调，需将翘曲、电源完整性等量产风险前置管控。针对“真3D IC”设计难点，他重点介绍了最新成果——Chips Z智能体，这款融合多方先进封装工艺的3D IC EDA AI智能体，支持多场景系统协同设计，能够串联全流程并实现自动迭代寻优，是打通跨环节工具耦合、推动量产落地的关键工具。

• 2.5D/3D智能体加速架构与AI辅助设计

围绕 AI 时代 2.5D/3D芯片的架构设计与设计方法学，北京大学集成电路设计系副主任贾天宇指出未来技术发展将形成 “设计AI芯片” 与 “用AI设计芯片”的双向循环，先进封装与多芯粒集成成为突破算力瓶颈的核心路径，可覆盖端侧到云侧的全场景 AI 算力需求。

针对 3D 堆叠技术，探索了 Logic+DRAM 的存算一体架构与数据流优化方案，重点剖析堆叠带来的热失衡问题，提出可通过架构布局优化、负载调度、电路级热监测等多维度缓解散热瓶颈；同时指出 2.5D 工艺成熟度更高，可结合光互联实现算力规模化扩展。

针对 AI 模型迭代快与芯片设计周期长的矛盾，他介绍了基于多智能体的AI原生敏捷设计方法，可将单芯片设计周期压缩至数周，有效支撑2.5D Chiplet等复杂系统设计。

• 混合键合工艺原理及前沿进展

3D IC 多层堆叠、高密度互连的架构特性带来了超细间距布线、低损耗垂直互连等多重难题，兼具介质键合与金属互连优势的混合键合技术成为主流路径。

东南大学集成电路学院青年首席教授李力一在会上系统讲解了混合键合的工艺原理、技术挑战与前沿进展。针对传统凸点键合 20μm 节距的物理极限，混合键合通过铜与介电层直接键合实现互联，可显著提升互联密度、降低传输功耗。当前学术界晶圆级键合节距已达 100-140nm，晶粒级也突破至 1μm 量级。该技术已从先进计算拓展至光电集成、传感、MicroLED 等领域，东南大学已建成8/12异质异构混合键合工艺平台并实现5微米以下高密度键合和异质材料键合突破，未来需跨学科协同推动技术落地。

• 面向先进封装设计的开源测试基准CIT-Bench

中国科学院计算技术研究所副研究员王郁杰团队代表林啸堃介绍了面向 2.5D 先进封装物理设计的开源测试基准 CIT-Bench。

针对 Chiplet 架构引入 “芯粒税”、现有测试基准多采用简单单片拆分方式，缺失真实芯粒架构、封装工艺约束与多维度设计信息，无法支撑 EDA 算法统一评估的问题，该基准提炼自真实 CPU 与 GPU 类 Chiplet 系统，覆盖单掩模至多掩模拼接的不同规模，整合中介层、凸点排布、互联协议、电源域等完整物理设计约束，采用易解析的格式且具备可扩展性。目前已完成跨光罩区域布线、电源网络综合等场景验证。

• 2.5D/3D 物理设计可微优化研究与设计

聚焦2.5D/3D 芯片物理设计的可微优化方法，广东工业大学集成电路学院副院长、教授蔡述庭展开系统性研究。聚焦于热驱动布局与真 3D 布局两大核心方向，针对 2.5D 芯粒的热仿真效率瓶颈，提出物理信息分离变量法加速热传导求解，构建完整热感知布局流程，相较现有方案布线长度减少 2.6%，运行时间缩短近50%。

04

展位直击：深化产教融合，获官方充分肯定

在CCF Chip 2026现场，硅芯科技“产教融合”主题展位成为关注热点。展位系统呈现了公司产教融合方面的战略布局：课程体系共建、实训平台搭建、联合课题研究、人才培养基地。

这一前沿方案吸引了国内多所顶尖高校师生驻足交流，双方围绕校企合作路径、人才培养模式、产教协同等话题深入探讨。

更值得关注的是，大会主席、中国科学院院士、南京大学教授施毅亲临硅芯展位参观交流，复旦大学芯片与系统前沿技术研究院教授刘琦、南京大学教授王欣然等学界专家也莅临展位参观，对硅芯科技在2.5D/3D 先进封装EDA领域的技术突破与产业贡献给予充分肯定。

从主论坛的前沿思想碰撞，到分论坛的产业生态串联；从闭门演示的技术实力呈现，到展位现场的产教融合交流 —— 硅芯科技正以全维度联动产业生态的姿态，携手产教各方共同开启AI+3D IC EDA与先进封装相结合的发展新阶段。